我要投搞

标签云

收藏小站

爱尚经典语录、名言、句子、散文、日志、唯美图片

当前位置:2019跑狗图高清彩图 > 制造块状 >

一种集成凸块状肖特基二极管的碳化硅MOSFET器件元胞结构制造技术

归档日期:07-21       文本归类:制造块状      文章编辑:爱尚语录

  当前位置:首页专利查询北京世纪金光半导体有限公司专利正文

  本发明专利技术公开了一种集成凸块状肖特基二极管的碳化硅MOSFET器件元胞结构,所述碳化硅MOSFET器件元胞结构之间集成了凸块状肖特基二极管,并且所述凸块状肖特基二极管两侧的MOSFET元胞P‑well区边缘设置有P‑Plus的深注入区将凸块状肖特基二极管环绕在中间保护起来。本申请通过在MOSFET元胞之间集成了凸块状肖特基二极管,在器件工作时,起续流二极管的作用,提高了电路工作的效率与可靠性,降低了电路制作成本。而凸块状肖特基二极管在受到反向电压时,两侧MOSFET的深P‑Plus区会把肖特基凸块区域完全掩蔽,从而使凸块SBD能承受更高的耐压,实现高压大电流的器件优化设计。

  SiC材料因其优良特性在高功率方面具有强大的吸引力,成为高性能功率MOSFET的理想材料之一。SiC垂直功率MOSFET器件主要有横向型的双扩散DMOSFET以及垂直栅槽结构的UMOSFET,其结构如图1所示。DMOSFET结构采用了平面扩散技术,采用难熔材料,如多晶硅栅作掩膜,用多晶硅栅的边缘定义P基区和N+源区。DMOS的名称就源于这种双扩散工艺。利用P型基区和n+源区的侧面扩散差异来形成表面沟道区域。而垂直栅槽结构的UMOSFET,其命名源于U型沟槽结构。该U型沟槽结构利用反应离子刻蚀在栅区形成。SiC基功率器件的理论最高工作电压范围大于10kV,高于硅基绝缘栅双极型晶体管(IGBT)器件的工作电压;作为单极性器件,其开关速度快于双极型的硅基IGBT,所需外延层更是由于SiC十倍于硅基的临界击穿电场而减小,因此被视为替代硅基IGBT器件的理想选择。对于可控开关型的电力电子器件如:IGBT、金属氧化层半导体场效应晶体管(MOSFET)等,其在应用时,往往与二极管反并联以在电路中起续流作用。硅基IGBT一般是将反并联的二极管同时封装成为功率模块,而硅基MOSFET则由于P阱与漂移区自然形成了反并联二极管,因此不需额外增加二极管来并联封装。SiC基功率MOSFET虽然也具有自然形成的反并联二极管,但是由于SiC的禁带宽度高,其PN结二极管的开启电压高,达到3V左右,当使用SiCMOSFET内部的反并联二极管时,会大大的增加电路中的功耗;同时,由于SiC材料中的基矢面位错会由于PN结的工作诱导出层错(也被称为bipolardegradation),因此,采用其内部PN结二极管作反并联二极管会影响器件的可靠性。使用SiCMOSFET器件时,一般需要在其外部反并联SiC肖特基二极管,但是这样会增加器件的制作成本。业界有研究在SiCMOSFET的cell之间的N型区上直接制作肖特基金属集成平面型SBD,但这样形成的SBD区域的面积有限,耐压和可靠性在高压大电流器件中受到严重的制约和挑战。

  针对现有技术中存在的问题,本专利技术的目的在于提供一种集成凸块状肖特基二极管的碳化硅MOSFET器件元胞结构,其通过在MOSFET元胞之间集成了凸块状肖特基二极管,在器件工作时,起续流二极管的作用,提高了电路工作的效率与可靠性,降低了电路制作成本。为实现上述目的,本专利技术采用以下技术方案:一种集成凸块状肖特基二极管的碳化硅MOSFET器件元胞结构,所述碳化硅MOSFET器件元胞结构之间集成了凸块状肖特基二极管,并且所述凸块状肖特基二极管两侧的MOSFET元胞P-well区边缘设置有P-Plus的深注入区将凸块状肖特基二极管环绕在中间保护起来。进一步,所述碳化硅MOSFET器件元胞结构为平面栅结构或者V槽、U槽沟槽栅结构。进一步,所述凸块状肖特基二极管的凸块区的N型区可以是先表面高浓度注入然后直接刻蚀形成,也可以是二次外延稍高浓度的N-Epi层后再刻蚀形成,掺杂浓度高于其底下MOSFET区域的N-epi漂移区,以优化肖特基势垒和减小肖特基区的导通阻抗。本专利技术具有以下有益技术效果:本申请通过在MOSFET元胞之间集成了凸块状肖特基二极管,并且二极管两侧的MOSFET元胞P-well区边缘有P-Plus的深注入区将凸块SBD环绕在中间保护起来,从而使凸块SBD能承受更高的耐压,实现高压大电流的器件优化设计。本申请通过在MOSFET元胞之间集成了凸块状肖特基二极管,在器件工作时,起续流二极管的作用,提高了电路工作的效率与可靠性,降低了电路制作成本。附图说明图1为现有技术中横向DMOSFET(左)和U沟槽UTMOSFET(右)的原胞结构示意图;图2为本专利技术的集成凸块肖特基二极管的碳化硅平面栅MOSFET器件元胞结构示意图;图3为本专利技术实施例中凸块状肖特基二极管区域的直接刻蚀工艺流程图;图4为本专利技术实施例中先做二次高浓度N型肖特基接触区外延,再刻蚀形成凸块状肖特基二极管区域的工艺流程图。具体实施方式下面,参考附图,对本专利技术进行更全面的说明,附图中示出了本专利技术的示例性实施例。然而,本专利技术可以体现为多种不同形式,并不应理解为局限于这里叙述的示例性实施例。而是,提供这些实施例,从而使本专利技术全面和完整,并将本专利技术的范围完全地传达给本领域的普通技术人员。如图2所示,本专利技术提供了一种集成凸块状肖特基二极管的碳化硅MOSFET器件元胞结构,该碳化硅MOSFET器件元胞结构之间集成了凸块状肖特基二极管1,并且凸块状肖特基二极管2两侧的MOSFET元胞P-well区边缘设置有P-Plus的深注入区2将凸块状肖特基二极管1环绕在中间保护起来。本申请通过在MOSFET元胞之间集成了凸块状肖特基二极管1,在器件工作时,起续流二极管的作用,提高了电路工作的效率与可靠性,降低了电路制作成本。而凸块状肖特基二极管1在受到反向电压时,两侧MOSFET的深P-Plus的深注入区2会把肖特基凸块区域完全掩蔽,从而使凸块SBD能承受更高的耐压,实现高压大电流的器件优化设计。该碳化硅MOSFET器件元胞结构还包括源极3、栅极4、漏极5、N+-Sub区、N-epi漂移区以及肖特基接触6。碳化硅MOSFET器件元胞结构为平面栅结构或者V槽、U槽沟槽栅结构。如图3所示,凸块状肖特基二极管的N型区7可以是直接刻蚀形成。如图4所示,凸块状肖特基二极管的N型区7也可以是二次外延稍高浓度的N-Epi层8后再刻蚀(ICP/RIE离子蚀刻形成SBD凸块区)形成,掺杂浓度可以高于其底下MOSFET区域的N-epi漂移区,以优化肖特基势垒和减小肖特基区的导通阻抗。上面所述只是为了说明本专利技术,应该理解为本专利技术并不局限于以上实施例,符合本专利技术思想的各种变通形式均在本专利技术的保护范围之内。

  1.一种集成凸块状肖特基二极管的碳化硅MOSFET器件元胞结构,其特征在于,所述碳化硅MOSFET器件元胞结构之间集成了凸块状肖特基二极管,并且所述凸块状肖特基二极管两侧的MOSFET元胞P‑well区边缘设置有P‑Plus的深注入区将凸块状肖特基二极管环绕在中间保护起来。

  1.一种集成凸块状肖特基二极管的碳化硅MOSFET器件元胞结构,其特征在于,所述碳化硅MOSFET器件元胞结构之间集成了凸块状肖特基二极管,并且所述凸块状肖特基二极管两侧的MOSFET元胞P-well区边缘设置有P-Plus的深注入区将凸块状肖特基二极管环绕在中间保护起来。2.根据权利要求1所述的集成凸块状肖特基二极管的碳化硅MOSFET器件元胞结构,其特征在于,所述碳化硅M...

本文链接:http://germworks.net/zhizaokuaizhuang/408.html